电源管理与应用

版权声明:

本文采用 CC BY-NC-SA 4.0 许可。

许可信息：

标题：环路分析 - 以跨阻放大器为例

作者：EleCannonic

链接：https://elecannonic.com/zh/categories/电子工程/电源管理/

严禁将本文内容用于商业用途。有关许可政策的更多详情，请访问关于页面。

电源是所有电气系统中最重要的组成部分。通常，一个系统中会有多个电源。例如，在 ADC 中可能需要一个 5V 的模拟电压和一个 3.3V 的数字电源。最常用的拓扑结构是 DC-DC 转换器（降压-升压）和低压差线性稳压器（LDO）。

1. 降压转换器

降压转换器用于生成较低的电压电源。

经典降压拓扑

当开关导通时，向电感提供能量，电流通过电感和负载流向地。当开关断开时，由于电感中的电流不能突然改变，电流通过电感、负载和二极管流动。这里需要二极管是因为当开关导通时它应该截止，以防止短路，而当开关断开时它应该导通，为电感提供一个回路，称为续流二极管。

当开关导通时，

当开关断开时，

如果我们以一定的频率和占空比来开关导通和断开，那么在很小的时间间隔内可以近似为线性变化。

合并并求解：

由于，降压拓扑只能用于在正电压范围内降低电压。

接下来，我们分析工作阶段。在期间，闭合的开关将连接到电路，形成充电回路。在为输出电容器充电并向负载供电的同时在电感中存储能量，这导致电感电流略微线性增加。相反，在期间，开关打开，电感、输出电容器和二极管构成续流回路（或输出回路）。电感将其存储的磁能传递到输出级以维持，导致电感电流逐渐减小。因此，如果您有一个采样率非常高的示波器，您将测量到如下输出：

降压输出的纹波

在示波器上，您可以看到一些意想不到的交流分量，其频率大约与开关频率相同。这个交流分量称为纹波。纹波是降压转换器（以及下一节的升压转换器）的一个主要缺点。显然，更快的开关会产生幅度较小但频率较高的纹波，而较慢的开关会产生频率较低但幅度较大的纹波。

另一个显著的缺点是电磁干扰（EMI）。在期间，电流从输入去耦电容器 () 流过开关、电感，然后进入输出电容器 () 和负载。相反，在期间，开关打开，迫使电感电流将开关节点拉至负电压，直到续流二极管导通。电流然后严格地从二极管流过电感，进入和负载。虽然流过电感、和负载的电流是连续的，并且仅平滑地上下变化，但在每次开关转换期间，流过输入路径和二极管路径的电流在零和满负载电流之间瞬时变化。因此，由输入电容器 ()、高侧开关和续流二极管严格形成的回路包含不连续的、高的脉动电流，将其定义为关键的热回路。

根据法拉第电磁感应定律，这个快速变化的电流会在寄生电感上感应出电动势（EMF）：

如果热回路具有较大的物理面积，则迹线中的寄生电感会充当环形天线，产生强大的辐射磁场和开关节点上的严重高频电压振铃。为了有效抑制源头的 EMI，必须将、开关和二极管紧密地放置在 PCB 同一层上。此外，这三个组件之间的连接应使用短而极宽的迹线或铜箔进行布线，以将回路面积尽可能地缩小到零，同时确保坚固、不间断的接地平面直接位于该回路下方，以提供紧密的返回路径来抵消磁场。

从功率效率的角度来看，降压转换器的主要能量损耗是由于组件的寄生电阻（如电感的直流电阻和 PCB 走线电阻）引起的传导损耗，以及在导通和关断转换期间产生的开关损耗。由于这些寄生损耗相对于总吞吐量相对较低，实际降压转换器的效率可以轻松达到约 90%。

2. 升压转换器

与降压转换器不同，升压转换器只能用于增加电压。

经典升压拓扑

类似地，在期间，向输出电容器提供能量，保持输出电压稳定。

在期间，被开关路径（与地短接）隔离。输出电压由输出电容器维持。输入源向电感提供能量

求解

与降压转换器类似，升压转换器也存在纹波和 EMI 问题。在升压电路中，-电感-开关回路称为输入回路，开关-二极管-输出电容器称为输出回路。在输入回路中，电流的变化由电感抑制，而输出回路则没有任何抑制。因此，输出回路主导了 EMI。所以在 PCB 布局中，输出电容器应尽可能靠近引脚放置，以最小化输出回路的物理面积。

如果您需要负电压但输入是单一正电压，则需要降压-升压转换器。

经典降压-升压拓扑

您可以轻松识别输入和输出回路。在输入回路中

在输出回路中

求解

您仍然无法摆脱纹波和 EMI 的干扰。

3. MOS 应用

在大多数集成 DC-DC 转换器中，开关和二极管都由 MOSFET 取代。另一个控制逻辑将 PWM 波应用于两个 MOS 的栅极。通常，取代开关的 MOS 称为“高侧 MOSFET”，而取代二极管的称为“低侧 MOSFET”。

组合电路如下所示

组合降压-升压电路

导通 Q1 并关断 Q2、Q3 作为开关，Q4 作为二极管，电路作为升压。当 Q3 导通，Q4 断开时，它变成降压。市场上销售的芯片（仅降压或升压）只包含两个 MOS。

市场上销售的降压转换器结构

两个关键引脚分别指定为 SW（开关节点）和 FB（反馈）。SW 引脚表示高侧和低侧 MOSFET 之间的功率节点，外部功率电感必须连接到此处。FB 引脚连接回内部控制逻辑模块，以监控实时输出电压。在大多数降压和升压转换器中，集成控制模块会根据此反馈信号自动调节开关频率和占空比，以维持稳定的输出。

一个典型的例子是 TI 开发的 TPS54302 降压转换器。在数据手册中，TI 提供了一个设计精良的应用原理图。

TPS54302 应用示例

除 BOOT 引脚外，所有引脚均已分析过。此引脚用于解决一个关键问题：当高侧 MOSFET 导通时，输入电压流向其源极，使得源极电压接近输入电压。因此，为了保持高侧 MOSFET 完全增强，栅极必须施加大于的电压。然而，输入电压通常是整个系统中可用的最高电压。为了克服这个限制，利用自举电容器 () 来生成更高的电压电源。

当高侧 MOSFET 断开且低侧 MOSFET 导通时，的下端通过 SW 节点被拉至 GND，允许内部电源对充电，直到电容器上的电压达到电源电压。短时间后，当高侧 MOSFET 导通且低侧 MOSFET 断开时，的下端被提升到 SW 节点电压，该电压接近。由于电容器上的电压不能突然改变，BOOT 引脚上的电压被提升到大约，为高侧 MOSFET 的栅极驱动器提供足够高的电压。

之所以不使用 PMOS，是因为在相同性能下，PMOS 占用的面积更大，因为电子的迁移率是空穴的两到三倍。

自举电路

4. 低压差线性稳压器 (LDO)

LDO 是另一种类型的电源管理电路，仅适用于降低电压。LDO 可以看作是一个带有反馈回路的可变电阻。它使用误差放大器和 NMOS 来执行此功能。

经典 LDO 拓扑

LDO 芯片内部没有开关，因此几乎没有开关纹波。相反，稳压是通过连续的负反馈回路实现的。在芯片内部，误差放大器持续监测来自反馈电阻的分压输出电压，并将其与内部参考电压进行比较。如果反馈电压略高于参考电压，误差放大器会无缝地调整功率 MOSFET（例如 NMOS 通道元件）的栅极电压，平滑地增加其等效沟道电阻。这种连续的调整增加了 MOSFET 上的压降，立即将输出电压拉回到目标值。通过这种模拟线性反馈过程，输出电压得到完美稳定，而不会引入高频开关噪声。由于反馈电阻通常放置在芯片外部，我们可以选择它们的数值来配置所需的输出电压。

我们将 FB 和之间的电阻称为，另一个称为。我们应该使 FB 引脚上的平衡电压等于内部参考电压，因此

反转方程，

请注意，主功率路径上的 MOSFET 需要最小电压裕度才能保持在其有源导通区，这决定了最小的输入-输出电压差，称为压差电压。您可以在数据手册中找到此关键参数。

LDO 的一个固有缺点是在较大的电压差下效率较低。在芯片内部，主要的能量损耗并非来自控制电路的静态电流，而是来自内部通态 MOSFET 本身的功耗。由于满载电流流过该晶体管，它会产生过电压（）并将该能量完全转化为热量。在芯片外部，反馈电阻提供了从输出电压到地的另一条路径。然而，工程师故意选择较大的电阻值，以避免在此路径上产生过大的电流损耗，同时提供高阻抗以实现精确的电压传感，从而使反馈回路损耗可以忽略不计。

由于反馈电流和内部静态电流足够小，可以忽略不计，因此输入电流实际上与输出电流相同。因此，LDO 的效率严格受电压比的限制：

其余的电能完全以热量的形式在封装内耗散。因此，LDO 不适用于压差电压较大且负载电流较大的应用，因为过大的热应力会迅速使器件过热。

尽管存在效率损失，LDO 在几乎所有其他性能指标上都优于降压转换器，提供超低输出纹波、零开关 EMI 和出色的瞬态响应。因此，在实际电源系统设计中，它们经常被组合使用以实现高效率和高纯度。例如，如果系统需要从较低的输入电源获得干净、低噪声的 12V 电源，则首先使用升压转换器将其电压高效地提高到约 13V 或 14V。然后，级联一个 LDO 将电压精确稳定到 12V。这种架构允许 LDO 有效地抑制从升压转换器继承的高频开关纹波，为敏感的模拟电路提供一个异常安静、高质量的电源轨。

参考文献

[1] B. Razavi, “The Design of An LDO Regulator,” IEEE Solid-State Circuits Magazine, vol. 14, no. 2, pp. 7-11, Spring 2022, doi: 10.1109/MSSC.2022.3164746.
[2] TPS54302 4.5V to 28V Input, 3A Output, EMI-Friendly Synchronous Step-Down Converter Datasheet, Texas Instruments Incorporated, Doc. No. SLVSDG6C, May 2016, Revised March 2026.
[3] “Considerations on bootstrap circuitry for gate drivers,” STMicroelectronics, Geneva, Switzerland, Application Note AN5789, Rev. 1, Mar. 2022.